Nehodí sa? Žiadny problém! U nás môžete do 30 dní vrátiť
S darčekovým poukazom nešliapnete vedľa. Obdarovaný si za darčekový poukaz môže vybrať čokoľvek z našej ponuky.
30 dní na vrátenie tovaru
La capacidad de modificación, en tiempo de ejecución, de parte de un diseńo implementado en una Field Programmable Gate Array (FPGA), abre novedosas posibilidades de diseńo. Es posible modificar un diseńo o actualizarlo "sobre la marcha", sin necesidad de rediseńo total del sistema ni de reconfiguración completa del dispositivo, sólo aquellos componentes que vayan a ser modificados o reemplazados. Actualmente el diseńo de éstos sistemas dinámicamente reconfigurables, presenta una serie de problemas como los siguientes: a) cómo realizar el proceso de reconfiguración de manera eficiente (reducir latencia), b) cómo y cuándo detener/reemplazar/activar un componente (gestión de reconfiguración), c) cómo y dónde almacenar su estado (persistencia y asignación de memoria), d) cómo acceder al nuevo componente (localización), e) cómo lograr la integración de Ips (adaptabilidad), y f) cómo facilitar la migración de tareas Hw-Hw, Sw-Hw y Hw-Sw. Esta Tesis Doctoral propone una solución integral, la cual es desarrollada y presentada como un conjunto de servicios que han sido diseńados para dar respuesta a cada uno de estos problemas.